PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-279064

(43)Date of publication of application: 05.10.1992

10/5/1992

(51)Int.CI.

H01L 29/784 G02F 1/136

HO1L 27/12

(21)Application number : 03-042077

(71)Applicant: SHARP CORP

(22)Date of filing:

07.03.1991


(72)Inventor: UEDA TORU

(54) DISPLAY DEVICE

(57)Abstract:

PURPOSE: To reduce the leakage current of the TFT of the displaying section of a driver monolithic type display device and, at the same time, to improve the mobility of carriers in the channel layer of an TFT in the driver circuit for driving of the display device.

CONSTITUTION: The TFT 15 of a displaying section and the TFT 16 in a driver circuit for driving are manufactured in different processes. The occurrent of leakage currents in the TFT 15 of the displaying section is reduced by setting the layer thickness of a channel layer 9 in the TFT 15 at a small value and, at the same time, the mobility of carriers in the channel layer 9b of the TFT 16 in the driver circuit for driving is improved by increasing the layer thickness of the layer 9b.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

PAT-NO:

JP404279064A

DOCUMENT-IDENTIFIER: JP 04279064 A

TITLE:

DISPLAY DEVICE

PUBN-DATE:

October 5, 1992

INVENTOR-INFORMATION:

NAME

UEDA, TORU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SHARP CORP

N/A

APPL-NO: JP03042077

APPL-DATE: March 7, 1991

INT-CL (IPC): H01L029/784, G02F001/136, H01L027/12

US-CL-CURRENT: 257/72, 257/350, 257/408

ABSTRACT:

PURPOSE: To reduce the leakage current of the TFT of the displaying section of a driver monolithic type display device and, at the same time, to improve the mobility of carriers in the channel layer of an TFT in the driver circuit for driving of the display device.

CONSTITUTION: The 13 15 of a displaying section and the 13 16 in a driver

circuit for driving are manufactured in different processes. The occurrent of leakage currents in the 1151 15 of the displaying section is reduced by setting the layer thickness of a channel layer 9 in the IFI 15 at a small value and, at the same time, the mobility of carriers in the channel layer 9b of the TEL 16 in the driver circuit for driving is improved by increasing the layer thickness of the layer 9b.

COPYRIGHT: (C)1992, JPO& Japio

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-279064

(43)公開日 平成4年(1992)10月5日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ		•		技術表示箇所
H01L 29/784							
G 0 2 F 1/136	500	9018-2K					
H01L 27/12	Α	8728-4M					
		9056-4M	H01L	29/78	•	3 1 1	С

審査請求 未請求 請求項の数1(全 5 頁)


(21)出顯番号	符題平3-42077	(71)出願人	000005049
(22)出顧日	平成3年(1991)3月7日		シヤープ株式会社 大阪府大阪市阿倍野区長池町22番22号
		(72)発明者	上田 徹
			大阪市阿倍野区長池町22番22号 シヤーブ
			株式会社内
		(74)代理人	弁理士 山本 秀策

(54) 【発明の名称】 表示装置

(57)【要約】

【目的】 ドライバモノリシック型表示装置に於いて、 表示部のTFTのリーク電流を低減すると共に、駆動用 ドライパ回路内のTFTのチャネル層のキャリアの移動 度を高めることである。

【構成】 表示部のTFT15と駆動用ドライパ回路内のTFT16とを異なる工程で作毀する。表示部のTFT15のチャネル層9aの層厚を小さく設定し、リーク電流を低減すると共に、駆動用ドライパ回路内のTFT16のチャネル層9bの層厚を大きく設定して、キャリアの移動度を高める。



T, 7 Tz M, 72 1

【特許請求の範囲】

【請求項1】一対の絶録性基板と、該一対の基板の一方に形成された絵素電極と、駆動用ドライバ回路と、該絵素電極に接続された第1 菩膜トランジスタと、駆動用ドライバ回路を構成する第2 薄膜トランジスタと、を有する表示装置であって、該1 菩膜トランジスタのチャネル層の層厚が、該第2 薄膜トランジスタのチャネル層の層厚が、該第2 薄膜トランジスタのチャネル層の層厚が、該第2 薄膜トランジスタのチャネル層の層厚より小さく設定されている表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶等の表示媒体を用い、薄膜トランジスタ (以下では「TFT」と称する) をスイッチング素子として用いた表示装置に関する。

[0002]

【従来の技術】従来より、液晶表示装置にはドライバモ ノリシック型のTFT基板が用いられている。ドライバ モノリシック型TFT基板の一例を、図8に模式的に示 す。このドライパモノリシック型TFT基板20では、 絵素電極21、TFT22等からなる表示部23と、該 表示部23を駆動するための駆動用ドライバ回路25、 25とが同一基板上に形成されている。駆動用ドライバ 回路25には、表示部23を駆動するためのTFT(図 示せず) が設けられている。 従来より駆動用ドライバ回 路25内のTFTには、表示部23のTFT22と同じ 構成のものが用いられている。このようなTFT22及 び駆動用ドライバ回路25内のTFTは、例えば図9に 示す構成を有している。 絶縁性基板 1 上に形成された多 結晶シリコン層等の半導体層2の一部に、チャネル層9 と高不純物濃度領域(N*領域)10、10とが形成さ れている。チャネル層9の上方にはゲート絶縁膜3を挟 30 んでゲート電極4が設けられている。ゲート電極4及び ゲート絶縁膜3上には層間絶縁膜6が形成され、高不純 物濃度領域10、10上のゲート絶縁膜3及び層間絶縁 膜6を買いてコンタクトホール7、7がそれぞれ形成さ れている。高不純物濃度領域10、10には電極8、8 がそれぞれコンタクトホール?、7を介して電気的に接 統されている。

【0003】このようなドライバモノリシック型TFT 基板の表示部23のTFT22には、絵素電極21に充電された電荷を1フレームの間保持する必要があるた 40 め、低リーク電流特性が要求される。また、一定の時間内に絵素電極21に保持されていた電荷を放電させる必要があるため、ある程度以上の大きさのオン電流を確保する必要がある。一方、駆動用ドライバ回路25内のTFTには、表示の高速化への対応の必要性から、チャネル層9のキャリアの移動度が高いことが要求されている。キャリアの移動度の高いチャネル層9を得るためには、チャネル層9の層厚がある程度以上の大きさを有することが必要となる。例えば、多結晶シリコンの場合、高移動度のチャネル層9を得るには、結晶粒を大きくす 50

ることが必要であり、そのためには約100 nmの層厚が必要となる。ところが、チャネル層をこの程度の層厚とするとリーク電流が大きくなり、表示部23のTFT22として用いるには適切ではなくなる。

【0004】このような問題点を解決するために、表示部23のTFT22には図10又は図11に示す構造のものが適している。図10のTFTは、いわゆるデュアルゲート構造と呼ばれるものであ、ゲート電極4は2つのゲート電極4a及び4bからなる。リーク電流は、図9のDで示す2つのドレイン接合に於ける電界集中が原因で生じるが、図10の構造ではソース・ドレイン間の電界が、4つのドレイン接合に分割されるため、リーク電流が低減される。

【0005】図11のTFTはいわゆるLDD (Lightly Diffused Drain) 構造と呼ばれるもので、ドレイン接合に於ける不純物分布をなだらかにして電界集中を緩和し、リーク電流の低減を図っている。

[0006]

【発明が解決しようとする課題】図10のデュアルゲート構造のTFTでは、ゲート電極4が2つのゲート電極部4a、4bに分割されているため、TFTの占める面積を小さくすることができず、表示部に占めるTFTの面積の縮小化への要求に応えることができない。また、リーク電流の低減の効果が必ずしも十分ではない。

【0007】 LDD 構造のTFTでは、リーク電流の低減効果は十分現れているが、オン電流も減少してしまうという問題点がある。また、レジストマスクを用いて高不純物濃度領域10、10を形成するため、図11に示すように、高不純物濃度領域10、10のそれぞれの長さL1とL2が等しくならず、TFTの特性が非対象となる。更に、デュアルゲート構造のTFTと同様に、TFTの占める面積を小さくすることができないという問題点もある。前述のように、従来のドライバモノリシック型のTFT基板では、表示部のTFTと駆動用ドライバ回路内のTFTとが同時に形成されるため、これらのTFTに要求される特性を同時に満足させることはできなかった。

【0008】本発明はこのような問題点を解決するものであり、本発明の目的は、表示部のTFTに要求される特性と、駆動用ドライバ回路内のTFTに要求される特性とを同時に満足させた表示装置を提供することである。

[0009]

【課題を解決するための手段】本発明の表示装置は、一対の組録性基板と、該一対の基板の一方に形成された絵案電極と、駆動用ドライバ回路と、該絵素電極に接続された第1 薄膜トランジスタと、駆動用ドライバ回路を構成する第2 薄膜トランジスタと、を有する表示装置であって、該1薄膜トランジスタのチャネル層の層厚が、該第2 薄膜トランジスタのチャネル層の層厚より小さく設

.3 定されており、そのことによって上記目的が達成され る.

[0010]

【作用】TFTのリーク電流は、チャネル層の層厚を薄 くすることによって低減することができる。即ち、チャ ネル層の層厚を小さくすればドレイン接合部の面積が小 さくなり、リーク電流が低下する。本発明では、表示部 の絵案電極に接続されているTFTのチャネル層の層厚 を小さくすることにより、表示部のTFTのリーク電流 チャネル層の層厚を大きくすることにより、チャネル層 のキャリア移動度を高めることができる。

[0011]

【実施例】本発明の実施例について以下に説明する。図 1に本発明の表示装置を構成するTFT基板の断面図を 示す。また、図2及び図3に図1のTFT基板の製造工 程を示す。図1に於て、第1TFT15は表示部に設け られ、第2TFT16は駆動用ドライバ回路に設けられ る。TFT15のチャネル層9aの層厚は、TFT16 のチャネル層9 bの層厚よりも小さく設定されている。

【0012】このTFT基板を製造工程に従って説明す る。まず、石英等の絶縁性基板1上にアモルファスシリ コンが、CVD法を用いて100nmの厚さに堆積され る。このアモルファスシリコン層を、例えば600℃、 約48時間アニールすることにより多結晶シリコン層が 得られる。アモルファスシリコン層の層厚が小さいと、 得られる多結晶シリコンの結晶粒は小さくなるので、高 いキャリア移動度の多結晶シリコンを得るには少なくと も50nmの圏厚がアモルファスシリコン層には必要と される。この多結晶シリコン層がホトリソグラフィ法及 30 びドライエッチング法によってパターニングされ、半導 体層2、2が形成される(図2)。

【0013】次に、駆動用ドライパ回路内の第2TFT. 16の半導体層2上にレジストが形成され、表示部の第 1TFT15の半導体層2をエッチングすることによ り、層厚の小さい半導体層2 aが得られる。半導体層2 aの層厚は、例えば、約40 nmである。その後、レジ スト5は除去される。

【0014】次に、シリコン酸化物からなるゲート納録 膜3が、CVD法によって基板1上の全面に100nm 40 の厚さに形成される。更にゲート絶縁膜3上に、TFT

15及び16のそれぞれのゲート電極4a、4bがパタ ーン形成される。これらのゲート電板4a、4bをマス クとして、イオン往入法によってチャネル用9a、9b 以外の部分に不純物がドープされる。これにより、TF T15のチャネル層9a、髙不純物濃度領域10a、1 0 8、並びにTFT16のチャネル層9b、高不純物濃 度領域10b、10bが形成される。

【0015】次に、基板1上の全面にCVD法によって シリコン酸化物からなる層間絶縁膜6が形成される。高 が低減される。また、駆動用ドライバ回路内のTFTの 10 不純物濃度領域10a、10a及び10b、10b上の 層間絶縁膜6の部分にそれぞれコンタクトホール7a、 7a及び7b、7bが形成され、これらのコンタクトホ ールを介して、それぞれの高不純物濃度領域上に電極8 a、8a及び8b、8bが電気的に接続される。

> 【0016】図1のTFT基板は、図4~図7に示す製 造工程によって作製することもできる。 図4に示すよう に、前述と同様に多結晶シリコンからなる半導体層2、 2が形成された後、これらの半導体層2、2の上面を酸 化して、シリコン酸化膜17、17が30nmの厚さに 20 形成される。更に基板1上の全面に、LPCVD法を用 いてS i a N 4 層 1 8 が 1 2 0 n m の 厚 さ に 堆積 さ れ る (図5)。

【0017】次に、ホトリソグラフィ法及びエッチング により、表示部上のS 1: N: 層18が除去される。次 , に、残された駆動用ドライパ回路上のSinNa層18を マスクとして、1000℃のスチーム雰囲気で酸化を行 い、表示部のTFT15のチャネル層2aを形成した (図6) . チャネル層2 a の層厚は、前述と同様に40 nmである。この酸化によって生成する酸化膜19の厚 さは、約120nmである。

【0018】次に、熱リン酸を用いてエッチングを行 い、次いで希弗酸を用いてエッチングを行うことによ り、半導体層2及び半導体層2aを露出させる(図 7)。以後の工程は、前述と同様である。

【0019】本実施例の構造を有する第1TFT15及 び第2 TFT16の、キャリアの移動度及びリーク電流 (オフ電流) の測定結果を表1に示す。表1は、ゲート 電極48及び4bの長さしが共に6μm、幅が共に20 μmのnーチャネルTFTについての測定結果である。

[0020]

【表1】

TFT	チャネル暦厚(nz)	移動度 µ (cn²/YS)	リーク電流(pA)	
驱動 ドライバTPT	8 0	7 1	6	
表示部TFT	4 0	3 1	2	

【0021】 表1に示すように、表示部のTFT15のチャネル層9 aの層厚は、駆動用ドライパ回路内のTFT16のチャネル層9 bの層厚より小さく設定されているので、TFT15のリーク電流をTFT16のリーク電流より小さくすることができる。また、TFT16のチャネル層9 bの層厚を大きくすることができるので、チャネル層9 b内のキャリアの移動度を上げることができる。

[図9] 本実施例では、第1TFT15及び第2T [図9] FT16を図9に示す構造と同様の構造としたが、デュ 10 である。 アルゲート構造、またはLDD構造とすることもでき [図16] る。 図である

[0023]

【発明の効果】本発明の表示装置では、表示部のTFTのチャネル層の層厚が小さく設定されている。従って、表示部のTFTのリーク電流を小さくすることができる。また、駆動用ドライバ回路内のTFTのチャネル層の層厚を大きくすることができるので、キャリアの移動度を上げることができる。このように、本発明によれば表示部のTFTと駆動用ドライバ回路内のTFTとのチャネル層の層厚を別々に設定できるので、それぞれに適した特性を付与することができる。

【図面の簡単な説明】

【図1】本発明の表示装置を構成するTFT基板の断面図である。

【図2】図1のTFT基板の製造工程を示す図である。

【図3】図1のTFT基板の製造工程を示す図である。

【図4】図1のTFT基板の他の製造工程を示す図である。

【図5】図1のTFT基板の他の製造工程を示す図である。

【図6】図1のTFT基板の他の製造工程を示す図である。

【図7】図1のTFT基板の他の製造工程を示す図である。

【図8】ドライパモノリシック型TFT基板の一例を示す平面模式図である。

【図9】図8のTFT基板に形成されるTFTの断面図である。

【図10】TFT基板上に形成される他のTFTの断面図である。

【図11】TFT基板上に形成される他のTF寸の断面図である。


【符号の説明】

- 1 絶縁性基板
- 2, 2a, 2b 半導体層
- 3 ゲート絶縁膜
- 4a, 4b ゲート電極
- 20 5 レジスト


6 層間絶線膜

- 7a, 7b コンタクトホール
- 8a,8b 電極
- 9a, 9b チャネル層
- 10a, 10b 高不純物濃度領域
- 15 表示部のTFT (第1TFT)
- 16 駆動用ドライバ回路内のTFT (第2TFT)
- 17 シリコン酸化膜
- 18 SiaNa 图


【図1】



[図2]



[図3]



[図4]

